演算増幅器設計コンテスト 審査方法

審査方法

各部門では、以下に示す審査項目について審査を行い、評価式に従い得点を算出する．各審査項目名をクリックすると, 審査項目の評価方法が表示される．

　１．スルーレート・消費電流・位相余裕部門
　　　審査項目：スルーレート　消費電流　位相余裕
　　　評価式：(スルーレート × 位相余裕)／消費電流　

　２．出力抵抗・消費電流・チップ面積部門
　　　審査項目：出力抵抗　消費電流　回路占有面積
　　　評価式： 1 ／ (出力抵抗 × 消費電流 × チップ面積)

　３．入力換算雑音・消費電流・直流利得部門
　　　審査項目：入力換算雑音　消費電流　直流利得
　　　評価式：直流利得／(入力換算雑音 × 消費電流)

　４．利得帯域幅積・位相余裕・消費電力部門
　　　審査項目：利得帯域幅積　位相余裕　消費電力
　　　評価式：(利得帯域幅積 × 位相余裕)／ 消費電力

　５．同相除去比・直流利得・同相入力範囲部門
　　　審査項目：同相除去比　直流利得　同相入力電圧範囲
　　　評価式：(同相除去比 × 直流利得)／(電源電圧 ─ 同相入力範囲)

　６．電源電圧変動除去比・電源電圧・出力電圧範囲部門
　　　審査項目：電源電圧変動除去比　電源電圧　出力電圧範囲
　　　評価式：(電源電圧変動除去比 × 出力電圧範囲) ／ 電源電圧　

　７．トポロジー部門
　　　審査項目：トポロジー

　８．レイアウト部門
　　　審査項目：指定演算増幅機回路のレイアウト

  1. 電源電圧
  2. 消費電流
  3. 消費電力
  4. 出力抵抗
  5. 直流利得
  6. 利得帯域幅積
  7. 位相余裕
  8. 入力換算雑音
  9. スルーレート
  10. 同相除去比
  11. 同相入力電圧範囲
  12. 出力電圧範囲
  13. 電源電圧変動除去比
  14. 回路占有面積
  15. トポロジー
  16. レイアウト
  1. 電源電圧
    • 審査する値
      申告された電源電圧.
      電源電圧とは単電源の場合その電源電圧を, 両電源の場合正負の電源の絶対値の和を意味する. 以下の各項目の審査においてもこの電源電圧を用いる.
      但し, 申告された電源電圧を用いたとき, 設計された演算増幅器が要件を満たさない場合および5V以上の電源電圧を指定した場合は, すべての審査の対象外となるので注意する.
      以下の審査項目の図では両電源の場合について示している. 単電源使用の場合はその電源電圧の半分の電位を接地電位として正負の等しい大きさの電源電圧を用いて評価を行う.

  2. 消費電流
    • 回路構成
      Fig. 1 参照

    • 解析の種類
      直流解析

    • 審査する値
      非反転入力端子接地時(Fig.1中の Vin=0としたとき)に電源(VDD)から流れ出る全電流

  3. 消費電力
    • 回路構成
      Fig. 1 参照

    • 解析の種類
      直流解析

    • 審査する値
      設計者が指定した電源電圧×電源から流れ出る全電流.
      但し, 本項目は総合評価を行う際には考慮しない.

  4. 出力抵抗
    • 回路構成
      Fig. 1 参照

    • 解析の種類
      直流小信号伝達関数解析
      書式: .tf V(出力ノード名) 入力信号源

    • 審査する値
      上記の書式で得られたFig. 1 の出力抵抗 ×（審査項目5で求める直流利得＋１）


  5. 直流利得
    • 回路構成
      Fig. 2参照

    • 解析の種類
      交流解析
      書式: .AC DEC 100 1 10g

    • 審査する値
      入力信号1Hzにおける利得


  6. 利得帯域幅積
    • 回路構成
      Fig. 1参照

    • 解析の種類
      交流解析
      書式: .AC DEC 100 1 10g

    • 審査する値 　
      Fig. 1に示す回路の利得が直流利得の-3dBとなる周波数

  7. 位相余裕
    • 回路構成
      Fig. 2参照

    • 解析の種類
      交流解析
      書式: .AC DEC 100 1 10g

    • 審査する値
      180度−（直流から振幅特性が 0dB となる周波数までの周波数帯における最大の位相遅れ）

      または

      （直流から振幅特性が 0dB となる周波数までの周波数帯における最大の位相進み）─ 180度

      の値の小さい方を一方を用いる



  8. 入力換算雑音
    • 回路構成
      Fig. 3参照, 但し帰還抵抗(100M)には雑音を生じない理想素子を用いる.

    • 解析の種類
      雑音解析
      書式(入力端子がVINのとき):
      .AC DEC 100 1 1meg
      .NOISE V(out) VIN (10)

    • 審査する値
      1Hzから1MHまでのノイズの総和



  9. スルーレート
    • 回路構成
      Fig. 4参照

    • 解析の種類
      過渡解析
      入力パルスの書式:
      VIN inp 0 DC 0 PULSE -A A 10n 0.1n 0.1n 5u 10u

    • 審査する値
      Fig. 4の回路を用い立ち上がり時と立ち下がり時のスルーレートを評価する．但し, スルーレートを
      入力パルスの振幅 ÷（出力電圧が入力電圧の振幅の10%から90%まで変化する時間)
      と定義する. また審査には立ち上がり時と立ち下がり時のスルーレートの絶対値の小さい方を用いる．

      スルーレート測定に用いるステップ入力は上記書式で指定される波形を用いる。但し, その振幅(上記入力パルスの書式中のA)として, Fig. 4の回路の入力に回路設計者が指定した正負の電源電圧をそれぞれ加えた時の出力電圧の絶対値の小さい方を用いる. (Fig. 4には A = 0.5 とした時の例を示す)． 尚，ステップの中心は0 Vとする．


  10. 同相除去比(CMRR)
    • 回路構成
      Fig. 5参照

    • 解析の種類
      交流解析

    • 審査する値
      Fig. 5中左の回路(Fig. 2と同等)より差動利得(Ad)を, 右の回路より同相利得(Ac)をそれぞれ求める. それらを用いてCMRR(Ad/Ac)の周波数特性を1Hz〜10GHzまで求めその最大値を審査する.



  11. 同相入力電圧範囲
    • 回路構成
      Fig. 6参照

    • 解析の種類
      直流解析

    • 審査する値
      \begin{displaymath} 1-\vert\frac{V_{out}-V_{off}}{GV_{in}}\vert=0.05 \end{displaymath}
      まず入力電圧 Vinを0から増加させ，上式が初めて成り立つVin(ここでは説明のためVin+とする)を求める．次にVinを0から減少させた時についても同様に，上式が初めてなりたつときのVin(Vin-とする)をもとめる．
      同相除去比・直流利得・同相入力範囲部門の評価には

      0.55*(Vin+-Vin-) [V]

      を用い、総合部門の評価には

      {0.55*(Vin+-Vin-)}×100/VDD [%]

      を用いる． 但し，VoffおよびGはそれぞれVinを0としたときの出力電圧 Voutと図6の回路の利得(0.25)である．



  12. 出力電圧範囲
    • 回路構成
      Fig. 7参照

    • 解析の種類
      直流解析

    • 審査する値
      \begin{displaymath} 1-\vert\frac{V_{out}-V_{off}}{V_{in}}\vert=0.05 \end{displaymath}
      まず入力電圧 Vinを0から増加させ，上式が初めて成り立つVin(ここでは説明のためVin+とする)を求める．次にVinを0から減少させた時についても同様に，上式が初めてなりたつときのVin(Vin-とする)をもとめる．評価には{Vin+-Vin-}×100/VDDを用いる． 但し，VoffはVinを0としたときの出力電圧Voutとする．



  13. 電源電圧変動除去比(PSRR)
    • 回路構成
      Fig. 8参照

    • 解析の種類
      交流解析

    • 審査する値
      PSRR=Ad÷(一方の電源端子から入力を加えたときの出力端子での利得)
      の周波数特性を求めその最小値を審査する. 正負の電源それぞれについて行い, その値の小さい方を審査する.



  14. 回路占有面積
    使用した全MOSFETのチャネル面積(チャネル幅×チャネル長), ソース領域(チャネル幅×0.6u), ドレイン領域((チャネル幅×0.6u))および抵抗, 容量に必要となる面積の総和を評価する．但し, 全ての抵抗は最小線幅0.4umを使用すると仮定する.

  15. トポロジー
    回路構成上の工夫, アイディア等を評価する.
    トポロジーの評価の際には「回路図」と共に提出データの「回路の特長に関する説明文」を参照し評価を行うため, 回路の設計時に工夫した点を説明文でアピールすること．
    尚, トポロジー賞は審査委員が「回路の特長に関する説明文」, 「回路図」および「得られた特性」を参考にトポロジー賞候補作品を選出し, 最終的な受賞作品の決定は協賛企業からの代表者による審査によって行われる．
  16. レイアウト
      当部門では、所定の演算増幅回路（Fig. 9参照）をレイアウトし、レイアウトにおける必須項目および工夫点、抽出後の特性を審査する。
      回路の評価には0.18umのspiceおよびspectre用のモデルパラメータを用いて直流利得および利得帯域幅積、位相余裕を評価する。
      レイアウト部門の詳細についてはこちらを参照。

東京工業大学アナログ回路グループ

コンテストトップページ

募集要項

協賛要領

過去のコンテスト